1 基本概念
1.1 定義
逐次処理とは、情報技術において、タスクや命令を一連の順序に従って一つずつ実行する処理方式である。各処理ステップは前のステップの完了を待ってから開始され、結果が次のステップに受け渡される。この方式はフォン・ノイマン型コンピュータアーキテクチャの基本動作を体現するものであり、プログラムカウンタが指し示す命令を順番にフェッチして実行する逐次実行モデルに基づく。
1.2 特徴
逐次処理の主な特徴として、以下の点が挙げられる。第一に、命令やタスクの実行順序が厳密に規定されているため、プログラムの挙動が予測可能であり、依存関係の管理が容易である。第二に、資源の競合や同期の問題が発生しにくく、実装が比較的単純である。第三に、処理能力の上限は単一の処理ユニットの性能に依存するため、並列処理と比べて理論上のスループット向上に限界がある。
1.3 歴史的背景
逐次処理の概念は、1940年代の最初期の電子計算機にまで遡る。ENIACやEDSACなどの初期コンピュータでは、すべての演算が逐次的に行われていた。フォン・ノイマンが提唱したストアドプログラム方式では、プログラムとデータを同一のメモリに格納し、逐次的な命令実行を基本とした。このアーキテクチャは現代のコンピュータにおける逐次処理の基盤となり、1970年代までのほとんどのプロセッサは純粋な逐次実行を採用していた。並列処理の研究が進むにつれて、逐次処理はその対比概念として認識されるようになったが、依然として多くのシステムで主要な処理方式として利用され続けている。
2 動作原理
2.1 逐次実行モデル
2.1.1 命令サイクル
逐次実行モデルにおける命令サイクルは、フェッチ、デコード、実行、ライトバックの各段階から構成される。プログラムカウンタが現在の命令アドレスを保持し、メモリから命令をフェッチして命令レジスタに格納する。デコード部で命令の種類とオペランドを解釈し、制御信号を生成する。実行段階ではALU（算術論理演算装置）や他の演算ユニットが実際の処理を行い、結果をレジスタやメモリに書き戻す。このサイクルは次の命令アドレスに更新されたプログラムカウンタによって繰り返され、すべての命令が順次処理される。
2.1.2 データフロー
逐次処理におけるデータフローは、命令間のデータ依存関係に従って制御される。各命令の出力データは、後続の命令が読み取るまでレジスタまたはメモリに保持される。データフローはプログラムカウンタの制御により一方向に進み、分岐命令が発生した場合には条件判定に基づいて新しい命令アドレスにジャンプする。これにより、データの流れが完全に決定論的になり、データ競合や不正な状態遷移を防ぐことができる。
3 実装方式
3.1 ソフトウェアによる実装
3.1.1 逐次プログラミング言語
逐次処理を前提としたプログラミング言語として、C、Java、Pythonなどが広く使用される。これらの言語では、コードが記述された順序に従って文が実行される。関数呼び出しも同様に逐次的に行われ、呼び出し元は関数の完了を待ってから次の処理に進む。制御構造（if文、for文、while文など）は明示的な順序制御を提供し、プログラム全体の逐次性を保証する。
3.1.2 逐次アルゴリズム
逐次アルゴリズムは、問題を単一の処理の流れとして記述する。例えば、ソートアルゴリズムにおけるバブルソートや挿入ソートは、要素を一つずつ比較・交換しながら完了する。探索アルゴリズムでは、線形探索が先頭から順に要素をチェックする。これらのアルゴリズムは各ステップが前のステップの結果に依存するため、逐次処理に適している。
3.2 ハードウェアによる実装
3.2.1 シングルコアプロセッサ
シングルコアプロセッサは、逐次処理の最も直接的なハードウェア実装である。一つの命令パイプラインと一つの演算ユニットを持ち、一度に一つの命令だけを実行する。クロック信号に同期して命令サイクルを繰り返し、プログラムカウンタに従って逐次的に処理を進める。マルチコアプロセッサの登場以前は、すべての汎用コンピュータがこの方式を採用していた。
3.2.2 パイプライン処理
パイプライン処理は、逐次処理の効率を向上させるためのハードウェア技術である。命令サイクルの各段階を独立したステージに分割し、異なる命令を同時に異なるステージで処理する。例えば、フェッチ、デコード、実行、ライトバックの各ステージをパイプライン化することで、クロックサイクルあたりの命令完了数を増加させる。ただし、制御ハザードやデータハザードが発生する場合、逐次性を保つためにストールやフォワーディングが必要となる。
4 利点と限界
4.1 利点
4.1.1 設計の単純さ
逐次処理の設計は、並列処理と比較して大幅に単純である。制御論理は直線的な順序に基づくため、回路設計やソフトウェアアーキテクチャが容易になる。パイプラインや投機実行などの高度な最適化を導入しない場合、ハードウェアの複雑性は低く、消費電力や製造コストの面でも有利である。
4.1.2 デバッグの容易さ
プログラムの逐次的な実行は、デバッグを容易にする。各命令の実行結果を一つずつ追跡できるため、バグの特定や動作検証が直感的に行える。ブレークポイントによるステップ実行やログ出力による状態観察が効果的に機能し、並列処理で問題となる再現性の低いバグ（データ競合など）が発生しない。
4.2 限界
4.2.1 処理速度の制約
逐次処理では、単一の処理ユニットの性能向上がそのままシステム全体の速度向上に直結する。しかし、物理的な限界（クロック周波数の上限、発熱、消費電力など）により、処理速度の向上には限界がある。ムーアの法則の減速に伴い、逐次処理だけでは要求される性能を満たせない状況が増えている。
4.2.2 スケーラビリティの問題
逐次処理は、ワークロードが増大した場合に単一ユニットを高速化する以外にスケールする手段が限られる。マルチコアや分散システムによる並列化が有効な場面では、逐次処理はボトルネックとなりうる。特に、大規模データ処理や高スループットが要求されるアプリケーションでは、逐次処理は適さない。
5 並列処理との比較
5.1 概念の違い
並列処理は、複数のタスクや命令を同時に実行する方式であり、逐次処理とは対照的な概念である。並列処理では、マルチコアプロセッサ、GPU、分散システムなどのハードウェア資源を活用して同時実行を実現する。逐次処理が「時間的な順序性」に重きを置くのに対し、並列処理は「空間的な同時性」を追求する。両者はしばしば混用されるが、並列処理はハードウェアレベルでの同時実行を指し、並行処理はソフトウェアレベルでの疑似同時実行（タイムシェアリング）を指す点で異なる。
5.2 性能比較
5.2.1 アムダールの法則
アムダールの法則は、並列化による性能向上の限界を示す法則である。システム内の逐次実行部分の割合を \( s \) とすると、並列化による最大高速化率は \( 1/s \) に制限される。例えば、プログラムのうち10%が逐次部分であれば、並列化による高速化は最大10倍に留まる。この法則は、逐次処理のボトルネックが全体性能を制約することを明らかにする。
5.2.2 実用的なトレードオフ
実際のシステムでは、逐次処理と並列処理の間でトレードオフが存在する。並列処理はスループット向上に寄与するが、通信オーバーヘッド、同期コスト、負荷分散の難しさなどの課題がある。一方、逐次処理は予測可能性や設計の単純さを提供する。多くのアプリケーションでは、重要な逐次部分を最適化し、並列化可能な部分を効果的に並列化するハイブリッド方式が採用される。
6 応用例
6.1 組込みシステム
組込みシステムでは、リアルタイム性や信頼性が重視されるため、逐次処理が広く利用される。マイクロコントローラ上の制御プログラムは、センサからの入力を逐次処理し、アクチュエータを制御する。例えば、自動車のエンジン制御ユニット（ECU）や家電製品の制御ロジックは、単純な逐次的な状態遷移に基づいて動作する。
6.2 データベーストランザクション
データベース管理システムでは、トランザクションの逐次実行が一貫性（ACID特性）を保証する基本手段となる。シリアル化可能なトランザクションスケジュールは、複数のトランザクションを逐次的に実行した場合と等価な結果を保証する。実際にはロックやタイムスタンプを用いて並行実行を許容するが、シリアル化可能性の検証には逐次処理の概念が不可欠である。
6.3 バッチ処理
バッチ処理システムでは、大量のジョブを逐次的に実行する。例えば、給与計算やレポート生成では、入力データを順次読み込んで変換し、出力を生成する。各ステップが前のステップの完了を待つため、逐次処理が自然に適合する。大規模バッチ処理では、ジョブ間の依存関係をDAG（有向非巡回グラフ）で管理し、内部では逐次処理を維持しながら全体のスループットを向上させる手法も用いられる。
7 現代的な発展
7.1 逐次処理と並列処理の融合
現代のプロセッサは、逐次処理と並列処理を融合したアーキテクチャを採用する。例えば、マルチコアプロセッサでは各コアが逐次実行を行い、複数コア間で並列処理を実現する。また、スーパースカラプロセッサは単一コア内で複数の命令を同時に発行するが、プログラムカウンタによる逐次的な命令順序を維持するため、結果的に逐次処理の枠組みの中で並列性を活用する。この融合により、逐次処理の持つ予測可能性と並列処理の持つ高性能を両立させる試みが続けられている。
7.2 新しい逐次処理技術
7.2.1 アウト・オブ・オーダー実行
アウト・オブ・オーダー実行は、命令レベルの並列性を引き出すために、プログラムの逐次的な命令順序を動的に並べ替えて実行する技術である。プロセッサはデータ依存関係のない命令を発見し、順序を入れ替えて実行することでパイプラインストールを減少させる。ただし、最終的な結果は逐次実行と一致するように保証される（逐次一貫性）。これにより、逐次処理の枠組みを保ちつつ、実効性能を向上させる。
7.2.2 投機的実行
投機的実行は、分岐命令の結果が確定する前に、予測に基づいて分岐先の命令を先行的に実行する技術である。正しい予測の場合、性能が向上する。誤った予測の場合、投機的に実行された結果は破棄され、正しいパスで再実行が行われる。投機的実行も逐次一貫性を維持するため、見かけ上は逐次処理と同じ結果を提供する。近年では、セキュリティ上の脆弱性（SpectreやMeltdownなど）が発見され、投機的実行の設計に新たな注意が払われている。