1 定義と基本概念
1.1 専用チップとは
専用チップ（Application-Specific Integrated Circuit、ASIC）は、特定のアプリケーションや機能のために設計・最適化された集積回路である。汎用プロセッサと異なり、あらかじめ決められた単一のタスクを実行するようにハードウェアレベルで最適化されている。これにより、同じタスクを実行する場合、汎用チップよりも高い性能と低い消費電力を実現できる。
1.2 汎用プロセッサとの比較
汎用CPU（Central Processing Unit）やGPU（Graphics Processing Unit）は、多様なソフトウェアを実行できる柔軟性を持つ。一方、ASICは特定の演算や処理に特化しており、そのタスクに関しては圧倒的な効率を示す。例えば、同じ暗号通貨マイニング処理を行う場合、ASICはCPUの数千倍の効率を達成することがある。しかし、ASICは設計後に機能を変更できず、市場の変化に対応しにくい。
1.3 専用チップの利点と欠点
利点として、高い性能効率（パフォーマンス・パワー比）、低消費電力、小型化、量産時の低コストが挙げられる。欠点としては、高い設計・開発コスト（マスク製造など）、長い開発期間（数ヶ月から数年）、設計ミスによる全損失リスク、市場変化への適応困難性がある。そのため、ASICは大量生産が見込まれる用途や、性能と電力効率が最優先される分野で採用される。
2 専用チップの種類
2.1 完全カスタムASIC
完全カスタムASICは、トランジスタレベルから完全に手動設計される。すべての回路要素を最適化できるため、最高の性能と最小のチップ面積を実現できる。しかし、設計工数が膨大で、開発コストも最も高くなる。主に極めて高い性能が要求される超高速プロセッサや特殊なアナログ回路に使用される。
2.2 セミカスタムASIC
セミカスタムASICは、あらかじめ用意された標準的な回路ブロックやセルを組み合わせて設計する手法である。完全カスタムに比べて設計効率が高く、開発期間を短縮できる。性能面では若干のトレードオフがあるが、コストと性能のバランスが良い。
2.2.1 ゲートアレイ
ゲートアレイは、半導体ウェーハ上にあらかじめ規則的なトランジスタアレイ（基本ゲート）を作成しておき、後工程で配線層のみをカスタマイズする方式である。製造工程の一部を共通化できるため、少量生産でも比較的低コストでASICを実現できる。ただし、トランジスタの利用率や性能面で制約がある。
2.2.2 スタンダードセル
スタンダードセル方式は、論理ゲート（NAND、NOR、フリップフロップなど）を標準化したセルライブラリとして用意し、それらを自動配置配線ツールを用いてレイアウトする手法である。現在のASIC設計の主流であり、高い設計自動化率と良好な性能・面積効率を両立する。
2.3 プログラマブルロジックデバイス（PLD）
PLDは、製造後にユーザーが論理回路をプログラムできる半導体デバイスである。ASICに比べて性能や消費電力では劣るが、設計の柔軟性と短い開発期間が最大の利点である。
2.3.1 FPGA
FPGA（Field-Programmable Gate Array）は、最も高機能なPLDであり、多数の論理ブロックと配線リソースを持ち、複雑なデジタル回路を実装できる。近年は高性能化が進み、AI推論やネットワーク処理などの分野でASICの代替やプロトタイピングに利用される。
2.3.2 CPLD
CPLD（Complex Programmable Logic Device）は、FPGAよりも小規模なPLDであり、比較的単純な論理回路の実装に適している。立ち上がり時間が短く、予測可能なタイミング特性を持つため、制御回路やグリッチロジックの実装によく使用される。
3 設計と製造プロセス
3.1 設計フロー
3.1.1 仕様定義とRTL設計
最初に、チップの機能仕様を明確に定義する。その後、ハードウェア記述言語（Verilog HDL、VHDLなど）を用いて、レジスタ転送レベル（RTL）での回路記述を作成する。この段階で、アーキテクチャの決定や性能目標の設定も行われる。
3.1.2 論理合成と検証
RTL記述を論理合成ツールに入力し、ゲートレベルのネットリストに変換する。同時に、シミュレーションツールを用いて機能検証を行い、設計が仕様通りに動作することを確認する。タイミング検証、消費電力解析などの静的検証も実施される。
3.1.3 物理設計とレイアウト
ネットリストを基に、実際のチップレイアウトを作成する。配置（Placement）と配線（Routing）を自動ツールで行い、タイミング制約や信号完全性を満たすように最適化する。最終的に、製造用のマスクパターンデータ（GDSII形式）を生成する。
3.2 製造工程
3.2.1 フォトリソグラフィとウェーハプロセス
設計データに基づいてフォトマスクを作成し、シリコンウェーハ上に回路パターンを転写する。露光、エッチング、成膜、拡散などの工程を繰り返し、数十〜数百の層からなる集積回路を形成する。この工程は極めて高精度であり、クリーンルーム環境で行われる。
3.2.2 パッケージングとテスト
ウェーハ上のチップを個片に切断（ダイシング）し、パッケージに実装する。パッケージは、外部ピンとの接続や放熱を担当する。その後、テスタを使用して機能テスト、速度グレーディング、バーンインテストを実施し、不良品を選別する。テスト合格品のみが出荷される。
4 主要な応用分野
4.1 暗号通貨マイニング
ビットコインなどのPoW（Proof of Work）系暗号通貨では、SHA-256などのハッシュ演算を高速に実行する専用ASICが主流である。初期はGPUマイニングが行われたが、ASICの登場により効率が飛躍的に向上し、現在のマイニング産業を支えている。各暗号通貨のアルゴリズムに特化したASICが開発されており、マイニングプールや大規模ファームで使用される。
4.2 人工知能と機械学習
4.2.1 エッジAI向けNPU
ニューラルネットワークプロセッシングユニット（NPU）は、スマートフォンやIoTデバイス向けに開発された低消費電力なAI推論専用チップである。画像認識、音声認識、自然言語処理などのタスクをエッジデバイス上でリアルタイムに処理する。代表例として、AppleのNeural EngineやQualcommのAI Engineが挙げられる。
4.2.2 データセンター向けTPU
Tensor Processing Unit（TPU）は、Googleが開発したデータセンター向けAI推論・学習専用ASICである。大規模な深層学習モデルの訓練と推論を高速化する。行列演算に特化したアーキテクチャを持ち、汎用GPUと比較して高い電力効率を実現する。他のクラウドプロバイダも独自のAIチップを開発している。
4.3 通信とネットワーク
4.3.1 5Gベースバンド処理
5G通信基地局や端末では、ベースバンド信号処理（変復調、誤り訂正、MIMO処理など）を高速かつ低遅延で実行する専用ASICが不可欠である。これらのチップは、リアルタイム処理と厳しい消費電力制約を満たすために、アルゴリズムに完全に最適化されたハードウェアとして設計される。
4.3.2 ルーター用パケット処理
高速ネットワークルーターやスイッチでは、パケットの転送、ルーティング、フィルタリング、暗号化などをワイヤスピードで処理する専用ASIC（NPU：Network Processor Unit）が使用される。これにより、CPUベースのソフトウェアルーティングでは不可能な、テラビットクラスのスループットを実現する。
4.4 画像・動画処理
デジタルカメラ、ビデオカメラ、ディスプレイコントローラでは、画像信号処理（ISP）、ビデオエンコード・デコード（H.264、H.265、AV1など）、画像補正などの処理を専用ASICで行う。これらのチップは、リアルタイム処理と高画質維持を両立するために設計されており、スマートフォンやテレビ、監視カメラなどに広く搭載されている。
4.5 自動車と産業用制御
自動車分野では、エンジン制御、ブレーキ制御（ABS）、エアバッグ制御、先進運転支援システム（ADAS）向けに、高い信頼性とリアルタイム性を持つ専用ASICが使用される。産業用制御では、モータ制御、PLC（Programmable Logic Controller）、センサ信号処理などにASICが利用される。これらの分野では、車載規格（AEC-Q100）や機能安全規格（ISO 26262）への準拠が求められる。
5 歴史と発展
5.1 黎明期（1970年代～1980年代）
集積回路技術の初期段階では、すべてのチップが特定用途向けに設計されていた。1970年代後半、ゲートアレイ技術が登場し、比較的低コストでカスタムロジックを実現できるようになった。1980年代には、CADツールの発展により、スタンダードセル方式によるASIC設計が普及し始めた。これにより、半導体メーカー以外の企業もASICを開発できるようになった。
5.2 VLSI技術の進展とASICの普及（1990年代）
VLSI（超大規模集積回路）技術の進歩により、トランジスタ数が急増し、ASICの性能と機能が大幅に向上した。通信、家電、自動車など様々な分野でASICが採用されるようになった。同時に、FPGA技術も進化し、ASICのプロトタイピングや少量生産向けの代替手段として地位を確立した。
5.3 現代の専用チップ市場（2000年代以降）
5.3.1 仮想通貨ブームによるASIC需要
2009年のビットコイン登場後、マイニング用ASICの需要が急増した。初期のCPU・GPUマイニングからASICへの移行は、仮想通貨マイニングの専門産業化を促進した。これにより、最先端の半導体プロセスノードを使用した高性能ASICが多数開発され、半導体業界に新たなマーケットを生み出した。
5.3.2 AI専用チップの急成長
2010年代後半から、深層学習の普及に伴い、AI推論・学習向け専用チップの市場が急拡大した。GoogleのTPU、NVIDIAのGPU（AI用途への最適化）、AppleのNeural Engineなど、様々なアーキテクチャのAI専用チップが登場した。この分野は現在も活発に研究開発が行われており、エッジAIや自動運転向けの新しいチップが次々と発表されている。
6 課題と将来展望
6.1 設計コストとリスク
最先端プロセスノード（3nm、2nmなど）でのASIC開発コストは、数千万ドルから数億ドルに達する。マスク製造費、設計工数、検証コストが高騰しており、一部の巨大企業や特定市場向けの製品にしか採算が合わない状況である。設計ミスによる修正コストも莫大であり、リスク管理が重要な課題となっている。
6.2 製造ノードの微細化限界
半導体プロセスノードの微細化は、物理的限界に近づきつつある。量子効果、リーク電流、製造ばらつきなどの問題が顕在化しており、微細化による性能向上は鈍化している。また、EUVリソグラフィなどの新技術導入により、製造装置のコストも増大している。
6.3 アーキテクチャの多様化とソフトウェア連携
特定アプリケーションに最適化するアプローチが進む一方で、アーキテクチャが多様化し、開発エコシステムの複雑化が進んでいる。また、ASICの設計にはハードウェア知識に加えて、ソフトウェアスタック（コンパイラ、ドライバ、ランタイム）との連携が不可欠となっている。このため、ハードウェアとソフトウェアの協調設計（Co-design）が重要なトレンドになっている。
6.4 次世代技術（Chiplet、量子コンピューティング）
Chiplet技術は、複数の小さなチップ（チップレット）をパッケージ内で接続し、1つの大きなASICのように動作させる手法である。これにより、歩留まり向上や設計のモジュール化、異種プロセスノードの混載が可能になる。一方、量子コンピューティングが実用化されれば、特定の計算タスク（素因数分解、量子シミュレーションなど）において現在のASICの性能を超える可能性がある。ただし、量子コンピューティングの汎用性と技術的課題はまだ多く、当面は従来のASICと量子プロセッサの併用が想定される。